Xilinx CPLD/FPGA Cable

소개

   이 Cable은 Xilinx CPLD내부의 있는 Configuration Flash영역에 사용자 Data 파일(.JED 파일/bit stream 화일/사용자의 Schematic/VHDL의 합성 결과물 화일)을 Write하는데 필요한 Cable입니다. 또한 FPGA내부에 있는 Configuration SRAM이나 FPGA configuration ROM에 Write 용도로도 사용 가능합니다. 이 Cable은 Xilinx사에서 공개한 Parallel Cable III 회로도 와 100%동일한 회로로 구성되어 있으며, CPLD장착 보드의 전압레벨(2~6V)에 관계없이 동작합니다.

  Xilinx의 CPLD나 FPGA사용시에 꼭 필요한 케이블입니다.

  또한 (주)매커스(구 서두인칩)에서는 이 Cable을 5만원에 판매하고 있습니다.

가격 : 4만원(부가세 별도)

케이블 사진

포장내용

   1. CPLD/FPGA Cable

   2. 25Pin 확장 Cable

   유의 사항 - 이 케이블과 관련된 문서나 SW 자료는 제공하지 않습니다. 이 Page에 있는 정보 이외에는 제공되지 않습니다.

사용법 (영문) http://toolbox.xilinx.com/docsan/data/alliance/hug/hug3_3.htm

회로도 1 parallel_cable_schematic.pdf

회로도 2 http://toolbox.xilinx.com/docsan/data/alliance/hug/fig22.htm,

CPLD 무조건 따라 하기 - S3C44B0X+CPLD 보드를 이용한 학습 예제화일

ARMFPGA blog　

iMPACT에서 이 Cable을 사용하여 CPLD에 Write하여 성공한 화면.